近日，澳门在线娱乐太阳集团吴秀龙教授团队的研究成果“基于自循环8T SRAM的存内逻辑运算及按行复制电路研究”（In-situ storing 8T SRAM-CIM macro for full-array Boolean logic and copy operations）被国际集成电路设计领域顶级期刊IEEE Journal of Solid-State Circuits (JSSC)录用。
图1（a）冯诺依曼架构； （b）传统存算一体化架构
近年来，随着大数据、人工智能等关键技术的突破，以机器学习、知识图谱为
代表的人工智能技术涌现在高速发展的时代潮流之中。然而传统冯诺依曼架构中计算与存储分离（图1a），无法满足深度学习算法所带来的运算效率需求，为了打破传统计算架构的“存储墙”，存内计算技术应运而生（图1b）。然而，传统存算架构只实现了并行计算，回写大规模并行计算结果可能成为新的瓶颈。
该团队提出了双维度自循环存算一体化电路（图2），优化了存算一体化过程，从传统存算中的写入->计算->缓冲->回写变为写入->计算+回写，其中计算+回写是同时进行。该团队所提出的架构吞吐量为1851.4 GOPS，与现有的存算宏相比，吞吐量增加了3-56.6倍；在0.66V的电源电压下，能量效率高达270.5TOPS/W。该团队所提出的架构应用于高级加密标准（AES）算法时，与冯诺依曼架构相比，能量效率提高了约47.5%–63%。
该工作得到了国家自然科学基金国家重点项目（61934005），国家重点研发计划（2018YFB2202602），国家自然科学基金联合基金（U19A2074）等项目资助。
图2 系统框架与芯片模具图
