2021年6月澳门在线娱乐太阳集团(中国)有限公司吴秀龙教授团队在国际集成电路设计领域顶级期刊IEEE Journal of Solid-State Circuits (JSSC)上连续发表了两项研究成果，分别为“Two-Direction In-Memory Computing Based on 10T SRAM With Horizontal and Vertical Decoupled Read Ports”和“Cascade Current Mirror to Improve Linearity and Consistency in SRAM In-Memory Computing”。
传统冯·诺依曼架构中计算与存储分离，无法满足新兴智能应用的需求。为了打破传统计算架构的“存储墙”，存内计算技术应运而生。SRAM作为处理器中的高速缓存，具有速度快、兼容性高等优点，基于SRAM的存内计算技术具有极大的研究价值。SRAM存内计算的发展面临着两大瓶颈：单向计算导致闭环能效低，运算精度和一致性普遍不高。这两项研究成果有效地突破了上述瓶颈，助力SRAM存内计算的发展。
1、“Two-Direction In-Memory Computing Based on 10T SRAM With Horizontal and Vertical Decoupled Read Ports”论文采用双向字-列(行)-块分层共享架构，建立共性算子集合与电路表达集合之间的桥梁，突破现有SRAM存内单方向计算功能瓶颈。该研究提出的双向计算通道可以实现无格式转换的存内计算，减少额外功耗与延时。
图1 论文1的芯片架构和电路图
2、“Cascade Current Mirror to Improve Linearity and Consistency in SRAM In-Memory Computing”论文首次对运算的非理想特性分析定位，深入挖掘所有影响因素，从根源上弱化造成非理想特性的因素。该研究提出一种共源共栅电流镜电路，提高了运算的线性度，突破现有SRAM存内计算性能瓶颈，采用跟踪复制机制保障电路运算一致性。
图2 论文2的芯片架构和电路图
这两项研究成果从不同方向解决了目前SRAM存内计算的发展瓶颈问题，有望在片上神经网络等领域得到广泛的应用。
原文链接：
https://ieeexplore.ieee.org/document/9373942
https://ieeexplore.ieee.org/document/9381242
